INCOMING MATERIALPHOTOLITHOGRAPHYET

INCOMING MATERIAL
PHOTOLITHOGRAPHY
ETCH
IMPLANT
DIFFUSION
METAL
PASSIVATION
PROBE
TO ASSEMBLY
All starting material is verified for cleanliness, uniformity and compliance with Micron
specifications. Each silicon wafer receives a unique laser scribe for total product
traceability.
Wafers are coated with a layer of light-sensitive photoresist. Specified sections of the
wafer are exposed by projecting ultraviolet light onto the wafer through a mask. A
photoresist pattern, which will protect an underlying film from a subsequent etch step,
is produced.
The areas of the wafer not protected by the exposed photoresist are removed by either
plasma (dry etch) or acid (wet etch). The result is the definition of a given feature(s),
such as a hole or line. The photoresist is then cleaned or "stripped" off the wafer,
leaving a pattern in the exact design of the mask.
Wafers are bombarded with positively or negatively charged dopant ions, which are
implanted into the silicon. This process, called "doping," changes the electrical
characteristics in selected areas of the silicon and forms conductive regions on the
wafer.
Silicon dioxide, nitride and polysilicon layers are formed on the wafer during a number
of high-temperature furnace processes. The wafers are exposed to various gases,
which either react with the silicon, causing it to oxidize and form an SiO2 layer, or react
with each other to form poly and nitride deposits. These layers are patterned using
photolithography and form the layers of the diodes, transistors, and capacitors of the
circuit. High-temperature furnaces are also used to introduce and diffuse dopants into
the wafers.
A thin layer of aluminum or other metal is deposited and patterned, forming
interconnections between various regions of the die.
The fabrication process is completed by depositing a final glass layer on the wafer.
This layer protects the circuits from contamination or damage during the testing and
packaging process flows.
When the fabrication process is complete, each wafer consists of many discrete
integrated circuits or "die." Each die on the wafer is electrically tested using tiny probes
that connect the metalized pads on the die to the test station computer. This probe
testing produces wafer maps that store data on each functioning die. The wafer maps
are used later during the assembly process to ensure that only good die are
packaged.
Assembly (see next page).

結果 (日本語) 1:

仕入材料写真平版エッチングインプラント拡散金属パッシベーションプローブアセンブリにすべての原料の清潔さ、均一性とミクロンの遵守確認します。仕様。各シリコンウエハ受け取る総製品のユニークなレーザー スクライブトレーサビリティ。ウェーハは、光に敏感なフォトレジストの層でコーティングされています。セクションを指定しますウェーハは、マスクを通したウエハの上に投影する紫外光によって公開されます。A後続のエッチングのステップから、基になるフィルムを保護する、フォトレジスト パターン生成されます。いずれかによって露出したフォトレジストで保護されていないウェーハの領域は削除されます。プラズマ (プラズマ ・ ドライエッチ) または酸 （ウエット エッチ）。結果は、特定の機能の定義ラインやホールなどフォトレジストを掃除や「削除」、ウェハ オフマスクの正確なデザイン パターンを残します。ウェーハは、肯定的または否定的に充電ドーパント イオン殺到しています。シリコンに注入。呼ばれるこのプロセスは、電気変更「ドーピング」選択されたエリア上のシリコンとフォームの導電性領域の特性、ウェーハ。シリコン二酸化、窒化シリコン層は、数の間にウエーハ上に形成します。高温炉プロセス。ウェーハ様々 なガスにさらされています。それを酸化し、sio 2 層の形成を引き起こすシリコンと反応するか反応お互いにポリと窒化の預金を形成します。これらの層を使用してパターン化されてフォトリソグラフィ ダイオードやトランジスタのコンデンサーの層を形成し、回路。高温炉を紹介し、ドーパントの拡散にも使用されます。ウェーハ。アルミニウムまたは他の金属の薄層は堆積し、パターン形成金型の様々 な地域間の相互接続。ウェハ上の最終的なガラス層を堆積することにより作製プロセスが完了しました。この層のテスト中に汚染や損傷から回路を保護し、パッケージングのプロセス フローします。製造プロセスが完了したら、各ウエハから成っている多くの離散集積回路、または""死ぬ。各金型、ウエハ上は小さなプローブを用いたテスト電気ダイ上のメタライズド パッド テスト ステーションのコンピューターに接続するとします。このプローブテスト各機能のダイ上にデータを格納するウエハー マップを生成します。ウエハー マップその唯一の良い金型を確実にアセンブリ プロセス中に使用パッケージ化されます。アセンブリ （次ページ参照）。

結果 (日本語) 2:

受入材料の
フォトリソグラフィ
、エッチング
、インプラント
拡散
メタル
保護
プローブは、
アセンブリに
すべての出発物質は、マイクロンと清潔さ、均一性、コンプライアンスのために検証される
仕様。各シリコンウェーハは、全製品の一意のレーザスクライブ受信
トレーサビリティ。
ウエハは、感光フォトレジストの層で被覆されます。の指定したセクション
ウエハはマスクを介してウエハ上に紫外光を投影することによって露出されます。
後続のエッチングステップから下地膜を保護するフォトレジストパターンは、
生成される。
露光されたフォトレジストによって保護されていないウェハの領域はいずれかによって除去され
たプラズマ（ドライエッチング）又は酸（ウェットエッチング）。その結果、特定の機能（複数可）の定義であり、
そのような穴やラインなど。次いで、フォトレジストを、洗浄または「ストリッピング」ウエハオフされている
マスクの正確な設計にパターンを残す。
ウェハはされて正または負に帯電したドーパントイオン、が殺到している
シリコンに移植します。と呼ばれるこのプロセスは、「ドーピング」は、電気的な変更
シリコンの選択された領域での特性を上に導電性領域を形成する
。ウエハ
二酸化ケイ素、窒化シリコン層が数中にウェハ上に形成された
高温炉プロセス。ウェハは様々なガスにさらされて
、それが酸化し、SiO 2層を形成し、または反応させ、いずれかのシリコンと反応
し、ポリ窒化堆積物を形成して。これらの層を用いてパターニングされた
フォトリソグラフィおよびダイオード、トランジスタ、コンデンサの層構成
回路。高温炉はまた、拡散ドーパントに導入するために使用されている
。ウエハ
、アルミニウムまたは他の金属の薄層を形成し、堆積し、パターン化された
ダイの種々の領域間の相互接続である。
製造プロセスが完了した上で、最終的なガラス層を堆積させることによってウェハは、
この層は、テストとの間の汚染や損傷から回路を保護する
プロセスフローのパッケージ。
製造プロセスが完了すると、各ウエハは、多くの離散から成る
集積回路または「ダイ」。それぞれが電気的に小さなプローブを使用して試験されたウエハ上のダイ
試験ステーションコンピュータにダイ上に金属化パッドを接続してください。このプローブ
テストでは、各機能ダイ上にデータを格納し、ウェーハマップを生成します。ウェーハマップは
唯一の良いダイがされることを保証するために、組立工程中に、後に使用されている
パッケージ化された。
アセンブリは、（次ページ参照します）。

結果 (日本語) 3:

材料をフォトリソグラフィに入って2回3回エッチインプラント金属拡散回1回にパップローブアセンブリの全ての原料の検証のための清浄度、均一性及びミクロン回仕様に準拠しています。各シリコンウェーハ1全製品のトレーサビリティのためのユニークなレーザースクライブを受ける。ウエハに感光性のフォトレジストのレイヤーでおおわれている。は、指定されたセクションのウエハをマスクに紫外光をウェハ上に投影露光した。aのパターンをフォトレジスト下層膜は、次のエッチ・ステップから保護し、生産されます。の露出したフォトレジストで保護されていないウエハの領域のいずれかの回プラズマにより除去される（ドライエッチング）または酸（ウェットエッチング）。結果は、与えられた機能の定義（s）、穴や線などのように。次に、フォトレジストの清掃や」「ウエハを剥がし、マスクの正確な設計でのパターンを残している。ウエハが正または負に帯電するドーパントイオンで照射し、シリコンに注入された。このプロセスは、「ドーピング」と呼ばれて、シリコン・ウェーハ上の伝導の領域の3形態の選択された領域における電気特性の変化を2回二酸化ケイ素。窒化およびポリシリコン層高温炉プロセスの数の間のウェーハの上に形成される。ウエハを各種ガスにさらされている、のいずれかが反応してシリコン酸化sio 2層を形成させるか、互いに反応する回ポリと窒化物の堆積物を形成する。これらのトランジスタは、フォトリソグラフィ技術を用いてパターニングとダイオードの層を形成しているとは、回路のコンデンサ。また、高温炉を導入すると、ウエハにびまん性のドーパントを使用している。、アルミニウム等の金属の薄層を堆積し、パターニングして、種々の領域の間の相互接続を形成する。の製造プロセスは、ウェーハの上にガラス層を堆積することによって最終的に完成する。この層の保護回路の汚染や損傷から試験及び包装工程フロー中に製造工程が終了した時点で、各ウエハ2の多くの別々の集積回路または「ダイから成ります。」とは、ウエハ上の各ダイは、電気的に小さいプローブテスト、テストステーションのコンピュータにダイ上の金属パッドを接続するを使用しています。このプローブテストの各機能をダイ上のウエハマップデータを記憶する。ウエハマップばかり良いダイ回包装されていることを確実とする組立工程時の後に使用されている。アセンブリ（次ページ参照）。